辅以数字乘累加核心的存内计算神经网络加速器及加速方法

本发明提供一种辅以数字乘累加核心的存内计算神经网络加速器及加速方法，其中的加速器包括：顶层控制器用于根据操作指令动态重构存内计算核心模块、片上存储模块以及数字乘累加核心模块之间的数据通路；片上存储模块用于存储当前神经网络模型在运行过程中的数据；存内计算核心模块和数字乘累加核心模块用于基于动态重构的数据通路，根据操作指令从片上存储模块获取数据并执行对应的乘累加操作。该加速器通过在原有的存内计算神经网络加速器中引入一个轻量级的数字乘累加核心模块来辅助存内计算核心模块处理其不擅长的神经网络层，能够以较高的计算资源利用率运行多种神经网络模型，提高了加速器的计算资源利用率，从而提升了加速器的整体性能。