基于多核处理器架构的缓存验证方法、电子设备及存储介质

本申请提供一种基于多核处理器架构的缓存验证方法、电子设备及存储介质，缓存验证方法通过将主存的地址按照缓存单元的地址进行对齐，对所述缓存单元在主存中分配空间；将所述缓存单元的分配空间平均分为第一部分和第二部分，并使用DMA控制器对所述第一部分执行写操作，同时使用CPU处理器对所述第二部分执行写操作；比对所述分配空间中的当前数据，以验证所述缓存单元的一致性。本申请可以在芯片设计的初始阶段，同步进行测试和验证，可以更及时的发现问题，测试周期更短，能更快的定位问题所在的位置；测试效率更高，发现问题更快，提高了用户体验。