DDR访问方法、装置、设备及存储介质

本申请涉及一种DDR访问方法、装置、设备及存储介质，应用在芯片验证领域，包括获取JTAG访问的IP核、XDMA访问的IP核、DDR存储器IP核以及总线IP核；将所述JTAG访问的IP核、所述XDMA访问的IP核、所述DDR存储器IP核以及所述总线IP核连接，生成块设计；将所述块设计在所述RISC‑V处理器中进行例化处理，并生成整体设计；将所述整体设计移植到FPGA。本申请具有的技术效果是：提高DDR访问效率。