一种基于FPGA的目标检测网络硬件加速系统

本发明公开了深度学习算法的硬件加速领域的一种基于FPGA的目标检测网络硬件加速系统，包括：缓存单元，与外部存储器连接，用于存储特征图、权重数据和中间计算数据；通过从外部存储器的多个端口并行加载数据至缓存单元，将特征图和权重数据分块存储，并按需动态加载当前计算所需的数据块；卷积模块，与缓存单元连接，用于对特征图进行卷积计算，基于量化策略将浮点数转换为定点数，并通过调整定点数中整数与小数部分的位宽进行优化；池化模块，与卷积模块连接，用于对特征图进行降采样处理，采用多通道并行池化结构，实现多个通道的池化计算同时进行。本发明显著提升目标检测网络在FPGA硬件上的计算速度，降低系统的存储与计算资源消耗。