面向存内计算宏单元芯片的测试系统及方法

本发明公开了一种面向存内计算宏单元芯片的测试系统及方法，属于芯片测试技术领域。测试系统包括上位机、FPGA、FMC通信转接板、待测存内计算宏单元芯片核心板以及电源板；上位机通过JTAG与FPGA进行连接调试与数据通信，FPGA通过FMC通信转接板与载有待测存内计算宏单元芯片核心板进行调试连接与数据通信，最终将测试结果通过FPGA的UART反向传送回上位机进行数据比对，判断芯片功能是否符合预期，整个系统由载有电源管理电路的电源板进行供电。由此，本发明实现了对存内计算宏单元芯片的测试，且整体系统具有结构简单、自动化程度高以及测试成本低等优势，进而能够有效提升测试效率，降低人工测试成本，满足了不同类型存内计算宏单元芯片的验证测试需求。