芯片可测试性设计程序代码生成装置及方法

本发明提供一种芯片可测试性设计程序代码生成装置及方法，该装置包括芯片设计文件处理模块，用于接收芯片设计文件；可测试性设计电路生成与标记模块，用于根据芯片的可测试性设计规则在芯片的电路中添加测试点和观察点；资源动态计算模块，用于根据展平化规则动态生成伪网表；虚拟器件建模模块，用于对虚拟器件进行建模，并记录生成伪网表时所生成的FPGA模型；仿真与可测试性设计协作优化模块，用于根据芯片设计文件的程序代码完成程度生成验证平台的仿真代码并进行仿真；设计数据共享模块，用于存储共享的芯片设计文件。本发明还提供上述装置实现的方法。本发明能够提高设计芯片测试电路的效率，提高芯片不同设计阶段工具的协同设计的灵活易用性。