基于DTC和边沿时域补偿算法的小数分频全数字锁相环

本发明涉及一种基于DTC和边沿时域补偿算法的小数分频全数字锁相环，属于射频集成电路设计领域。整体电路结构包含时间数字转换器TDC、数字环路滤波器DLF、数控振荡器DCO、可编程分频器MMD、Sigma‑delta调制器、数字时间转换器DTC。小数分频功能由可编程分频器MMD、Sigma‑delta调制器结合数字时间转换器DTC实现，主要采用时域补偿方法设计量化噪声优化电路，通过结合DTC实现低小数杂散效果，然后将小数分频的信号输出整合在锁相环当中。在锁相环里通过Sigma‑delta调制器输出信号与分频信号进行整合，然后DTC根据Sigma‑delta调制器输出信号进行时域补偿，再传输到TDC与参考信号进行相位比较来控制DCO的频率输出，实现低小数杂散的高性能全数字锁相环电路。