一种适用于芯片内部的多级高压降压电路

本发明公开一种适用于芯片内部的多级高压降压电路，包括：第一电阻、第二电阻、第三电阻、第四电阻、第一齐纳管、第一N型高压MOS管、第二N型高压MOS管以及第三N型高压MOS管。本发明可以将芯片输入的中压或高压VDD降为低压从LVDD输出，为芯片内部低压电路供电；电路结构简单，相较于传统高压降压电路，通过改进电路结构，利用增强型高压NMOS管实现逐级降压，最后从采用源跟随结构的增强型高压NMOS管源端输出低压LVDD，避免了直接使用高压NPN管带来的无合适工艺可选的困境，电路结构简单，通用性强，工作电压范围更广；可广泛应用于人工智能、机器人以及汽车电子等中压或高压宽输入范围的芯片中。