一种自适应死区时间测试电路及测试方法

本发明涉及集成电路技术领域，提供了一种自适应死区时间测试电路及测试方法，用于测试HVIC芯片，包括：第一供电电源、第一电容、第二供电电源、第一电阻、第一示波器、第二示波器、第三示波器、第四示波器、第五示波器、第一信号发生器、第二信号发生器、第三信号发生器以及第二电容；第一供电电源的第一端与第一电容的第一端连接并接地，第一供电电源的第二端连接第一电容的第二端并连接至HVIC芯片的VCC端口；第一示波器的第一端与第一信号发生器的第一端连接并连接至HVIC芯片的HIN端口，第一示波器的第二端和第一信号发生器的第二端分别接地。本发明自适应死区时间测试电路的测试效果良好，产品合格率高。