三维集成电路（3DIC）和3DIC设计方法及系统

本公开涉及三维集成电路(3DIC)和3DIC设计方法及系统。三维集成电路(3DIC)设计方法和系统包括金属堆叠和接合间距优化，以改善功率、性能和面积(PPA)。所得到的3DIC包括第一芯片和第二芯片。第二芯片的最后金属层级可以通过接合元件接合到第一芯片的最后金属层级。接合元件的接合间距可以至少与第一芯片最后金属层级和第二芯片最后金属层级的间距一样大。每个芯片的金属堆叠配置可以相同或不同。在不同的金属堆叠配置的情况下，每个芯片上的金属层级的总数、每个芯片上的金属层级的厚度和/或每个芯片上的最后金属层级的间距可以是不同的。