一种时钟相位误差校准装置及方法

本申请提供了一种时钟相位误差校准装置及方法，该装置包括：延时链、时钟数据恢复电路、相位误差检测电路和校准逻辑电路；所述延时链用于在控制码值的控制下，输出相位各不相同的多个延时时钟信号；所述时钟数据恢复电路依次从多个延时时钟信号选择期望相位误差为设定误差值的两个延时时钟信号；所述相位误差检测电路用于检测所述时钟数据恢复电路选择的两个延时时钟信号之间的检测相位误差；所述校准逻辑电路用于根据所述检测相位误差对应的直流电压点输出控制所述延时链调整所述延时时钟信号的延时的控制码值，以使所述延时时钟信号与其中两个延时时钟信号的真实相位误差向所述设定误差值逼近。