一种基于FPGA与DSP的惯性器件数据通信系统

本实用新型提出了一种基于FPGA与DSP的惯性器件数据通信系统，包括FPGA模块、DSP模块、FIFO缓存模块、EMIF通信模块；FPGA模块负责通过串口并行读取惯性器件的数据，完成读取任务后将数据写入IP核的FIFO缓存模块中，同时负责监控FIFO中的数据量，当数据量达到预设值时，向DSP模块发送中断请求；FIFO缓存模块采用无读写地址线方式进行写入和读取数据的流程；DSP模块通过EMIF通信模块与FPGA模块进行通信，当接收到FPGA模块的中断请求时，DSP模块启动EMIF传输，从FPGA模块读取目标地址的缓存数据，DSP模块利用外部中断机制读取数据，并进行相应的处理，处理完成后再通过EMIF总线将处理后的数据传回给FPGA模块。