一种基于多FPGA和飞腾迈创异构处理器的无人机通用图像处理系统

本申请涉及一种基于多FPGA和飞腾迈创异构处理器的无人机通用图像处理系统，所述系统通过第一FPGA芯片连接FPGA计算阵列、飞腾迈创FT‑Matrix处理器、CPLD芯片以及其他外围芯片的硬件结构，在有限的第一FPGA芯片硬件资源和引脚资源的约束下，实现计算和存储的灵活扩展；通过飞腾迈创处理器和两个用于计算的FPGA芯片构成的计算子系统，实现计算容量扩增；通过CPLD芯片连接SRAM存储器和DRAM存储器组成的存储子系统，实现了计算和存储的分离。本系统采用第一FPGA芯片、计算子系统以及存储子系统分离的总体结构，克服了单个FPGA有限的硬件资源难以满足需求的问题。