半导体测试结构

本申请涉及一种半导体测试结构，涉及半导体技术领域，半导体测试结构中，基底包括多个有源区；多个字线结构沿第一方向延伸且与有源区相交；多个绝缘柱位于字线结构上，并与字线结构直接接触；多个第一插塞和多个第二插塞，沿第二方向交替夹设在绝缘柱之间，且与有源区电连接，第一插塞还延伸至字线结构的侧壁处且与字线结构电连接；至少能够及时简便地检测出芯片中是否存在相邻导电插塞短路缺陷。