基于非易失性存储器和逻辑芯片垂直集成的人工智能加速系统

本发明公开了一种基于非易失性存储器和逻辑芯片垂直集成的人工智能加速系统，属于芯片集成领域，在逻辑芯片上垂直集成一层或多层非易失存储芯片，多层非易失存储芯片之间通过凸块、微凸块或混合键合工艺垂直集成实现。多层非易失存储芯片用于存储模型数据，且模型数据存储的位置与逻辑芯片中使用该模型数据的位置的物理距离尽量短。本发明中的纠错码（ECC）功能即可以放在NVM上，也可以放在逻辑芯片上；ECC放在NVM芯片上时，传输路径长，ECC放在逻辑芯片上时，延时更短、带宽更高。