一种芯片系统、接收机模块的保护电路

本申请提供了一种芯片系统、接收机模块的保护电路，该电路应用于芯片系统中收发通道的接收机模块，电路中的第一逻辑单元用于根据芯片系统的稳压器使能信号生成第一逻辑控制信号和第二逻辑控制信号；第二逻辑单元用于根据芯片系统的隔离控制信号生成第三逻辑控制信号；控制单元用于根据第一逻辑控制信号、第二逻辑控制信号、第三逻辑控制信号、芯片系统的全局电源信号、隔离控制位信号、芯片系统的稳压器输出信号和芯片系统的发射接收切换控制信号，生成下拉控制信号；下拉单元设置于接收机模块的接收前端，用于根据下拉控制信号，控制自身下拉开关的通断，能够在接收机模块处于休眠状态起到保护作用还不会额外消耗电流。