RISC-V DSP芯片的RTL并行测试方法、系统及介质

本申请实施例提供了一种RISC‑V DSP芯片的RTL并行测试方法、系统及介质，该方法包括：获取多个测试项目，基于分类规则将多个测试项目进行分类，得到不同类别的测试项目；基于RTL测试框架构建多个测试通道，获取每一个测试通道的测试参数信息；将不同类别的测试项目与每一个测试通道的测试参数进行匹配，得到匹配度，判断匹配度是否大于或等于设定的匹配度阈值；若大于或等于，则匹配对应的测试通道，若小于，则通过测试通道屏蔽不匹配的测试项目；将多个测试项目按照匹配的测试通道并行测试；通过分析测试项目的类别从而将测试项目进行分类，不同的测试项目选择不同的测试通道，实现不同类别的测试项目并行测试，提高测试效率。