一种面向FPGA的CNN加速器的DSP布局优化方法

本发明公开了一种面向FPGA的CNN加速器的DSP布局优化方法，包括以下步骤：S1.DSP路径信息提取：将设计的网表转换为图表示，并进行数据路径DSP节点识别和数据路径DSP图构建；S2.数据路径驱动的DSP布局：根据提取的数据路径DSP图，将数据路径DSP节点分配到FPGA上的具体位置。本发明通过基于图神经网络（GCN）的DSP节点分类和最小成本流（MCF）模型的优化算法，自动化提取并构建数据路径DSP图，结合紧凑布局和级联约束优化，大幅提升了布局的时序性能和计算效率，同时显著提高了时钟频率和吞吐量，为多种CNN加速器架构提供了通用、高效的FPGA布局解决方案。