一种时钟信号的频率确定方法和芯片

本申请公开了一种时钟信号的频率确定方法和芯片，该方法包括：响应于针对待测时钟的信号的频率检测指令，控制线性反馈移位寄存器对待测时钟的信号开始计数，并控制累加计数器对基准时钟的信号开始计数；若确定满足计数结束条件，控制线性反馈移位寄存器和累加计数器停止计数，基于线性反馈移位寄存器的第一计数值和累加计数器的第二计数值，确定待测时钟的信号的频率。如此，由于线性反馈移位寄存器的反馈逻辑电路结构简单，反馈逻辑电路具有简单的处理逻辑，对计数信号的处理速度远快于普通累加计数器对计数信号的处理速度，因此，线性反馈移位寄存器的计数较快，其计数频率可以高于待测时钟的信号的频率，从而实现对高频时钟信号的有效检测。