一种基于RISC-V处理器的SM4算法协处理器及设计方法

本发明属于集成电路技术与安全技术领域，公开了一种基于RISC‑V处理器的SM4算法协处理器及设计方法，所述协处理器包括：SM4算法核用于执行SM4算法的密钥扩展运算、加密以及解密运算；数据读写模块用于执行所述SM4算法核运算数据的输入以及运算结果的输出；指令控制模块以及与所述指令控制模块连接的译码模块，所述译码模块用于解析解析RISC‑V自定义指令中的类型信息以及地址信息；地址选择模块用于接收所述译码模块传输的地址信息并输出所述数据读写模块所读入以及输出数据的地址；协处理器接口用于所述协处理器与RISC‑V处理器之间的数据传输。本发明能够有效提高RISC‑V处理器中SM4算法运算效率。