一种基于高压功率PMOS管的ESD结构

本发明涉及半导体集成电路技术领域，具体公开了一种基于高压功率PMOS管的ESD结构，包括：用于对高压功率PMOS管的输入端到地进行ESD保护的寄生PNP管；寄生PNP管包括作为基极的高压功率PMOS管的源极P有源区、作为集电极的外部的P有源区衬底接地环和作为基电极的高压功率PMOS管的背栅极N有源区环；其中，在正常工作状态下，寄生PNP管处于截止状态；而当静电放电事件发生时，寄生PNP管导通。本发明能够解决现有高压管脚ESD保护器件占用芯片面积较大的问题，占用较小的芯片面积，同时提供较高的ESD保护能力。