一种用于芯片互连系统中高速数据处理的位串行计算传输结构

本发明公开了一种用于芯片互连系统中高速数据处理的位串行计算传输结构，属于半导体集成电路技术领域。该架构主要集成了两个位串行乘累加模块、一个位串行加法器以及一个高速电压模式逻辑VML物理接口，VML接口主要包含有驱动器、均衡器、比较器、偏置电流源和RS触发器。结构在不经过并串转换或串并转换电路的情况下，实现了计算与数据传输的直连，具有减少延迟和能耗的潜力。这种可扩展的芯片互连的构件或许是未来模块化算法加速器的基础，通过对基础构件的扩展或重构来构成不同的加速器硬件结构，从而适应不同的算法，提高系统的可重构性。