基于FPGA的电路自动化生成方法及系统

本发明涉及电路自动化生成技术领域，一种基于FPGA的电路自动化生成方法及系统，包括：将电路设计需求输入所述模块生成模型，得到初始电路功能模块集，对初始模块特性参数集进行归一化处理，得到标准模块特性参数集，将标准模块特性参数集输入模块拼接模型，得到模块拼接电路，根据HDL文件进行仿真测试，得到仿真测试结果，判断仿真测试结果是否符合仿真测试标准，若不符合，则进行模型调优，若符合，则根据HDL文件进行性能测试，得到性能测试结果，判断性能测试结果是否符合性能测试标准，若不符合，则对模块拼接模型进行模型调优，若符合，则根据HDL文件构建FPGA配置文件。本发明可解决电路设计周期长、效率低下的问题。