芯片设计中的功耗优化方法、装置、电子设备及存储介质

本发明提供一种芯片设计中的功耗优化方法、装置、电子设备及存储介质，其先从芯片设计图中筛选出标准优化流程无法优化的路径，当这些路径中既存在高功耗标准单元又存在慢速标准单元时，将最靠近路径起点的慢速标准单元替换为新标准单元，使该路径获取时间余量，最后，标准功耗优化流程根据该时间余量对相应的高功耗标准单元进行替换，大大提高了由高功耗标准单元和慢速标准单元混合组成的时序路径的功耗优化效果，进一步降低了芯片设计图的功耗。