抗单粒子闩锁效应的SRAM编译器设计方法和装置

本申请涉及一种抗单粒子闩锁效应的SRAM编译器设计方法和装置。该方法包括：对SRAM编译器的底层子模块进行器件级单粒子闩锁效应仿真；根据仿真结果制定底层子模块的加固设计规则；根据加固设计规则优化和改进底层子模块，并将其制作成抗闩锁加固数据库；获取不同容量存储器中抗闩锁加固数据库的拼接规律，并利用高级编程语言描述该拼接规律；利用高级编程语言对抗闩锁加固数据库的底层子模块进行调用，从而生成不同容量的存储器。本方法在SRAM编译器设计初期，对底层子模块进行抗单粒子闩锁加固，既保证了SRAM编译器成本低、周期短、效率高、配置灵活的特点，又使SRAM编译器生成的存储器具有抗单粒子闩锁效应的性能。