走线方法和系统、设备及存储介质、芯片

本申请提供一种走线方法和系统、设备及存储介质、芯片，所述走线方法包括：将存储介质与至少两个控制节点交叉连接，以使所述存储介质的双端口分别与不同控制节点的不同处理器端口相连接；利用重定时器将所述控制节点与所述存储介质间的长距离线路进行合并处理；以及对所述控制节点各线路对应的物理地址进行动态配置，以使得所述存储介质与不同控制节点连接时的物理地址保持一致。此种走线方法能够在物理地址一致的前提下解决重定时器的数量，优化走线布局，减少冗余架构，提高整机的工作效率。