一种GPU的上下电时序控制电路及智算卡

本申请涉及时序控制电路的技术领域，尤其涉及一种GPU的上下电时序控制电路及智算卡。包括：设置有多路的施密特逆变模块；所述施密特逆变模块的每路输出端分别连接目标GPU的不同上电引脚；所述施密特逆变模块的每路输入端分别连接一个延时控制模块的第一端；每一所述延时控制模块基于对应的电阻值差异具备不同的延时设置；所有所述延时控制模块的第二端连接所述触发模块的第一端，所述触发模块的第二端连接外部的第一信号源，所述触发模块的第三端接地；每一所述延时控制模块的第三端均连接外部的第二信号源。本申请可以克服CPLD和MCU控制方式在占用上电电路面积方面的不足，满足对主板尺寸小巧化的需求，并提高系统的稳定性和可靠性。