感存算一体三维集成芯片及其制备方法与计算方法

本申请公开了一种感存算一体三维集成芯片及其制备方法与计算方法，感存算一体三维集成芯片包括多个感存算单元，感存算单元包括堆叠阻变存储器件组、感知器件及选通器件：堆叠阻变存储器件组包括沿厚度方向上堆叠形成的至少两个阻变存储器件；感知器件用于接收外部信号并将外部信号转换为输入信号，感知器件的输出端与堆叠阻变存储器件组的顶电极耦接；选通器件被配置为接收控制信号并根据控制信号切换通断，选通器件与堆叠阻变存储器件组的顶电极耦接；其中，堆叠阻变存储器件组沿宽度方向设置于感知器件与选通器件之间，至少两个阻变存储器件共用一个顶电极设置，以使至少两个阻变存储器件同步接收输入信号或同步通断。