一种基于2T-2C FRAM存内运算实现全加器的方法

本发明设计并提出了一种基于铁电存储器(FRAM)的存内计算电路，属于集成电路领域。本文设计了一种基于2T‑2C的FRAM存内计算电路与时序，可以在FRAM单元中实现全加逻辑运算。基于上述结构，我们可以在FRAM阵列中进行全加逻辑运算，对于打破冯.诺伊曼架构的“内存墙”和“功耗墙”具有重要意义。2T‑2C FRAM单元具有高可靠性和抗辐射性，并且具有非易失性、低功耗、高读写速度、与CMOS工艺兼容等优势，有望应用于类脑芯片，具身智能芯片以及军工，航天等方向的智能芯片。