一种芯片设计方法、装置、设备、介质及产品

本发明涉及FPGA技术领域，公开了一种芯片设计方法、装置、设备、介质及产品，芯片包括超前进位加法器模块，方法包括：获取超前进位加法器模块的目标位数；基于目标位数，将超前进位加法器模块划分为若干个加法器子模块；建立目标关系式，并基于目标关系式，将若干个加法器子模块进行级联；目标关系式表征输入信号与各个加法器子模块的信号接收端的对应关系。本发明通过将超前进位加法器拆解成多个子模块，可以降低实现复杂度，减少所需的逻辑资源和功耗，减少超前进位加法器的电路面积需求，提升芯片的性能和可扩展性。