一种基于FPGA、ARM和GPGPU的架构的信号处理装置

本申请提供了一种基于FPGA、ARM和GPGPU的架构的信号处理装置，涉及信号处理领域，其首先通过FPGA采集雷达回波信号，并对其进行滤波和降噪处理后通过DMA写入共享内存，同时向ARM发送数据准备就绪信号，ARM接收信号后暂停访问共享内存并等待FPGA完成数据写入，FPGA完成写入后向ARM发送数据写入完成信号，ARM接收完成信号后从共享内存读取预处理后信号，并通过PC I e总线将其与任务指令发送至GPGPU，GPGPU根据任务指令分析数据，得到计算结果并通过PC I e总线返回ARM，ARM最终将计算结果输出至显示模块进行显示。这样，能够有效提高信号数据处理的速度和精度。