摘要
本发明公开了一种适用于ORAN波束赋形的数字前端处理系统,包括O‑RU ORAN接口、Timing Module、上行波束赋形处理链路和下行波束赋形处理链路,所述O‑RU ORAN接口负责解析C‑Plane、U‑Plane、S‑Plane、M‑Plane链路平面数据;Timing module负责10ms时间同步信号,以及给所有模块提供时序控制信号;下行波束赋形处理链路包含下行IQ数据和BeamID和Beamforming Weight数据缓存、DL Schedule Control、DL Schedule Muxing、Downlink Beamforming System、IFFT/FFT/PowerScaling、DL DFE Chain模块。该发明系统模块化设计框架,不同硬件方案移植方便,不同厂商的ORAN Split7.2x Category B设备直接对接,预留升级接口,支持添加ORAN WG4section扩展类型,提供MATLAB算法模块分析和验证,模块效率高、稳定性高。
技术关键词
下行波束赋形
链路
时序控制信号
系统模块化设计
数字前端系统
数据
硬件时间戳
时间同步
接口
授时系统
算法模块
消息
内核
时钟
协议
核心
端口
系统为您推荐了相关专利信息
显示驱动芯片
时钟校准方法
显示驱动方法
档位
时序
关键控制参数
雷达系统
X波段
权重分配策略
雷达运行参数