一种基于FPGA和双ARM处理器架构的综合显示装置

本申请提供了一种基于FPGA和双ARM处理器架构的综合显示装置，涉及航空电子领域，其首先采集目标飞机的飞行姿态数据，并通过MIPI接口传输至第一ARM处理器，在第一ARM处理器对数据进行预处理后将其存入双端口共享内存的输入缓冲区，接着FPGA芯片从输入缓冲区读取预处理数据以生成飞行姿态指示图像，并写入输出缓冲区，第二ARM处理器从输出缓冲区读取姿态指示图像，并与导航图像进行基于语义特征交互的图像合成以得到合成后飞行显示图像，并存入显示帧缓存区，最后，从显示帧缓存区读取合成后图像，并通过LVDS接口传输至驾驶舱多功能显示屏进行显示。这样，可以实现更加高效、准确和可靠的飞行信息显示。