一种基于FPGA的自适应误码率的量子LDPC纠错加速方法

本发明提出一种基于FPGA的自适应误码率的量子LDPC纠错加速方法，该方法具体包括：将同步接收的二进制错误信息和正确信息进行缓存，将缓存的两段信息进行比特级的对比并计算得到误码率；根据计算得到的误码率选择不同码率的LDPC纠错矩阵，调整纠错过程中的计算策略；将后续接收的二进制错误信息分段缓存，使用选定的LDPC纠错矩阵通过LDPC软判决算法对其进行分段纠错；将纠错后信息结果输出。实验结果表明，该系统在误差纠错加速方面表现出色，与现有基于FPGA的LDPC纠错系统相比，计算吞吐率可达到700Mbps。