摘要
本发明提供了一种基于H矩阵列有效QC互斥的LDPC译码方法及相关设备,方法包括:设计H矩阵,使得相邻两列的有效QC位置互斥,确保每列译码独立处理;在译码模块的关键路径中通过插拍处理技术插入至少一级延迟单元,以减半路径延迟;采用单并行译码模式,基于互斥的H矩阵完成列译码操作。本发明的有益效果在于:能够提升译码并行度、降低关键路径延迟、减少硬件资源消耗。
技术关键词
译码方法
延迟单元
译码模式
矩阵
译码模块
动态电压频率调节
计算机设备
译码装置
固态硬盘
处理器
逻辑门
时序
存储器
控制模块
纠错
场景
算法
输出端