一种上电后进入芯片调试模式的电路

本申请涉及一种上电后进入芯片调试模式的电路，其包括上电检测模块、输入状态锁存模块、输入模块、数据时钟分离模块、移位寄存器和efuse模块；上电检测模块用于检测电源的接入情况，其输出端通过延迟模块电连接至输入状态锁存模块的第一输入端；芯片引脚PIN1电连接至数据时钟分离模块和输入模块的输入端；数据时钟分离模块的第一输出端和第二输出端均与输入状态锁存模块和移位寄存器的电连接；输入状态锁存模块与移位寄存器电连接，且移位寄存器的输出端电连接至efuse模块的输入端，efuse模块与输入状态锁存模块和内部电路模块电连接。本申请具有仅仅共用芯片本身一个引脚来实现对芯片内部寄存器操作的效果。