ADC性能测试方法及平台

本发明公开了一种ADC性能测试方法及平台，包括获取待测芯片输出的差分串行数字信号，串行数字信号包括慢时钟信号和串行数据；将串行数字信号转换为并行数字信号，并行数字信号包括慢时钟信号和并行数据；对并行数字信号进行寄存拼接操作，恢复出并行输出数据，在串行数据滞后于慢时钟信号时将当前时钟周期内并行数据的最高位替换为上一时钟周期内并行数据的最低位后在下一时钟周期输出，在串行数据超前于慢时钟信号时将上一时钟周期内并行数据的最高位至次低位与当前时钟周期内并行数据的最低位拼接后在下一时钟周期内输出；将并行输出数据输出至计算机行分析获得动态参数指标；本发明可正确地恢复出ADC并行数据，且成本低、可移值性高。