一种类似逐次逼近的多bit输出比较器

本发明公开了一种类似逐次逼近算法的多bit输出比较器，包括比较器模块、异步时钟产生模块和逻辑控制模块；比较器模块接收外部输入信号VIN和参考信号VREF进行比较，并输出信号至异步时钟产生模块和逻辑控制模块；异步时钟产生模块在外部使能信号EN下接收单bit比较完成信号CMP_BIT_DONE，直至接收到逻辑控制模块输出比较结束信号CMP_END_N的下降沿之前，输出异步时钟信号CMP_CLK至比较器模块；逻辑控制模块接收比较器模块输出的VOP并依次锁存，根据锁存结果依次控制比较器模块完成类似逐次逼近算法，在LSB锁存后输出比较结束信号CMP_END_N至异步时钟产生模块，并输出多bit比较结果。