摘要
本发明具体涉及一种基于位串行乘法器的列暂存数据阵列,充分复用了从内存中读取的权重值,一定程度上减少了对外部存储器的访问,属于神经网络的硬件加速技术领域。在人工智能芯片领域中,卷积运算占据整个卷积神经网络模型的计算量的百分之九十以上,本发明为了减缓空域计算结构中的速度失配问题和功耗问题。通过设计一种基于位串行乘法器的列暂存数据阵列,对卷积操作进行优化,有效地降低硬件加速结构的功耗和平衡速度,从而提升系统的总体性能。
技术关键词
乘法器
阵列
硬件加速结构
硬件加速技术
加法器
人工智能芯片
卷积神经网络模型
提升系统
数据格式
周期
功耗
信号
图像
内存
时钟
速度
存储器
核心
系统为您推荐了相关专利信息
临床决策支持方法
健康对照组
生物标志物表达
血液
识别烟雾
加速器
序列
视觉传感器
现场可编程门阵列
计算方法
网络协议解析系统
标识符
协处理器
现场可编程逻辑门阵列
芯片
光子集成芯片
光学部件
光电装置
光学元件
反射组件
程控分频器
失真度测量方法
相关器
谐波
锁相环路