一种减小芯片面积的保护电路

本发明涉及电路保护技术领域，具体涉及一种减小芯片面积的保护电路。该保护电路包括：软启动电路、周期时间生成电路、计时电路以及保护信号生成电路，计时电路包括多个串联连接的D触发器，周期时间生成电路的第一端连接保护信号生成电路的第一端并接收外部电路异常信号。本发明中，利用软启动电路和周期时间生成电路生成周期时间信号，由于该周期时间信号的周期时间远大于电源芯片内部的振荡器产生的周期时间，因此，该保护电路在额外增加少量器件的基础上，大幅减少D触发器的数量，从而减小芯片面积；同时，本发明中的保护电路，在电路正常工作时，实现软启动的功能，在电路出现异常状况时，实现保护电路的功能，使得该电路实现功能复用。