摘要
根据申请公开了一种系统及边缘设备。IC可以包括包括多个处理元件的神经处理单元(NPU)。每个PE可以包括被配置成执行乘法累加操作的乘法累加电路。IC可以包括耦合到NPU的中央处理单元(CPU);以及耦合到NPU和CPU的一个或多个存储电路,所述存储电路包括指令,当由CPU执行时,所述指令使CPU执行操作。所述操作可以包括:根据指示将第一机器学习框架的元素映射到至少一个NPU或CPU中可执行的函数或操作的第一映射信息,将与NPU不兼容的第一机器学习框架的第一神经网络模型编译成可由NPU执行的第一机器代码;存储所述第一机器代码;以及将所述第一机器代码发送到所述NPU以供执行。
技术关键词
神经处理单元
机器学习框架
神经网络模型
存储器
优化器
执行乘法累加
模型压缩
半导体芯片
存储电路
元件
累加电路
乘法器
加法器
计算机
基板
参数
蒸馏
控制器