一种可扩展的高效算力芯片性能分析框架

本发明实施例公开了一种可扩展的高效算力芯片性能分析框架，其采用前后端分离模式，包括：前端，用于收集算力芯片配置信息、算子信息及用户配置信息；后端，用于进行预设模块修改、算子种类扩展及芯片性能评估。本发明通过对后端内部模块的改进，可成功解决现有技术在算子开发或性能评估阶段无法快速获取多种运行时间的难题，使得算子开发者能够更加准确地把握算子优化的方向，大大提高了开发效率和质量。同时，本发明还支持通过直接修改配置文件来获得不同配置情况下的各算子执行时间，使得大模型厂商快速找到最佳的模型架构和算力芯片组合、云计算和数据中心运行高效选择最优算力芯片配置、为算力芯片的设计空间探索提供了极大的便利。