一种基于多维度数据预取机制的FPGA神经网络加速器

本发公开了一种基于多维度数据余数机制的神经网络加速器，该方法模型分为三部分：第一部分为硬件友好型等效量化方法，该部分主要基于对称量化和激活函数特性对卷积核权重和输入特征进行硬件友好型等效量化；第二部分为多维度数据预取机制，该部分从像素级、行级、图片级三个维度对输入特征进行存储和预取，将所有数据存储在片上从而避免了昂贵的片外存储访问；第三部分为系统级架构设计，整个系统包括外围接口，加速引擎阵列和后处理模块三部分，通过PCI E协议与上位系统连接，通过加速引擎阵列进行运算，通过后处理进行待选检测框选择。