摘要
本公开提供了一种三维存内运算电路,该三维存内运算电路包括依次堆叠设置的外围电路层和多个存储电路层,外围电路层包括计算电路,计算电路包括多个计算单元,每个存储电路层包括存储矩阵,存储矩阵包括多个存储单元,多个计算单元与每层存储矩阵中的目标存储单元的位置在堆叠方向上一一对应,目标存储单元包括所属存储矩阵中的一行存储单元或者一个存储单元,每个计算单元用于获取至少一层存储矩阵中对应的目标存储单元中的目标存储数据,并基于目标存储数据进行计算,得到计算结果。这样,大幅度提升存内运算电路中存储容量和算力的上限,减少对于存储密度的影响,从而提升计算速度和计算效率,降低功耗和计算误差。
技术关键词
存储单元
存储电路
解码模块
运算电路
矩阵
校验信息
数据
控制电路
计算误差
电阻式
存储器
芯片