一种兼容单稳态与磁保持继电器的驱动电路及实现方法

本发明涉及一种兼容单稳态与磁保持继电器的驱动电路及实现方法，包括CPU、CPLD逻辑控制模块和存储模块，CPU与存储模块之间通过SPI/I2C进行通信连接，CPU与CPLD逻辑控制模块之间通过localbus通道进行连接，CPLD逻辑控制模块通过继电器驱动芯片的不同接口与多个继电器进行连接。控制逻辑版本兼容单稳态与磁保持继电器的控制逻辑，可以快速应对不同的客户需求，在使用磁保持继电器时用户可设置该设备继电器的默认状态是吸合还是复归释放。对于用户端操作体验来说无感知操作的是磁保持继电器还是单稳态继电器。可在减少整机静态功耗和减少成本之间做权衡切换选择，可有效降低设备成本，在存在CPLD、FPGA等逻辑器件的设备上不需要再额外加一个MCU来控制继电器。