一种3DIC的iJTAG测试互联结构

本申请提供了一种3DIC的iJTAG测试互联结构，涉及芯片测试技术领域，包括：垂直堆叠的多个芯片裸片；每个芯片裸片包括测试访问端口控制器；各测试访问端口控制器通过串联方式构成测试控制路径，以统一协调测试任务，测试任务包括对多个芯片裸片进行测试和对单个芯片裸片进行测试；最底层的芯片裸片配置测试数据输入端口和测试数据输出端口；测试数据输入端口接收测试数据并将其传输至待测的芯片裸片的测试访问端口控制器；部分芯片裸片中设置TDOMUX模块，该模块的选择端由其所属的芯片裸片的测试访问端口控制器控制。本申请能显著减少测试端口和芯片面积资源消耗，高效完成单独芯片测试或多芯片联测，提高整体测试的灵活性与效率。