一种基于并行计算芯片的浮点运算单元架构和使用方法

本申请涉及并行计算芯片技术领域，涉及一种基于并行计算芯片的浮点运算单元架构和使用方法。包括：线程束调度器，用于接收上位机发送的线程束并拆解为独立线程；指令处理模块组，用于处理线程指令的获取与解析；发射控制模块，连接运算模块组，用于控制指令发射及计算资源调度；模式判断模块，连接操作数收集器，用于根据指令标记区分标量运算指令与矢量运算指令；标量运算模块，连接模式判断模块，用于执行串行精确计算；矢量运算模块组例化了大量标量计算单元用于矢量运算；数据存储模块组，包含共享存储单元、D‑Cache及访存单元；写回模块，用于将计算结果返回上位机。本发明显著提高并行计算芯片对浮点数的处理速度。