一种基于非易失性存储器存算一体乘法器

本发明公开了一种基于非易失性存储器存算一体乘法器，属于人工智能神经网络领域，包括非易失存储阵列、Booth乘法译码电路、乘法电路、全加器树、字线控制电路和行列解码器；所述非易失存储阵列和乘法电路电连接，Booth乘法译码电路和乘法电路的输入端电连接，字线控制电路和非易失存储阵列电连接，行列解码器和非易失存储阵列电连接，乘法电路和全加器树电连接。本发明极大地提升了相较于传统非易失乘法结构的计算速度和计算准确性。本发明利用MRAM存储被乘数，并通过Booth编码减少部分乘积的计算量，从而降低计算循环次数，提高计算并行度，显著提升能效。