动态融合加速器

本发明提供一种动态融合加速器，属于加速器技术领域。该动态融合加速器应用于基于RISC‑V指令集架构的近内存计算系统，被配置为利用硬件复用策略执行算术逻辑操作，该动态融合加速器包括模式切换机制模块、阵列时钟以及至少一组动态融合处理单元。动态融合加速器还被配置为利用模式切换机制，使至少一组动态融合处理单元的计算路径能够替代，并利用阵列时钟使时钟信号同步；模式切换机制模块被配置为自适应配置所述模式切换机制；以及该动态融合加速器的输出通过共享总线传输到其他单元。本发明实施例提供的动态融合加速器采用分层动态切换机制，实现硬件组件复用，对于动态融合处理单元的切换机制为神经子层提供了替代计算路径。