摘要
本发明涉及芯片设计领域,特别是涉及一种数据发送的速率控制方法、电子设备及存储介质,其通过获取N级滑动窗口,并根据用户预设的速率调控比r获取用户期望的每个时钟周期内允许的实际速率q,将q转换为二进制数;并将二进制数的预设位依次分配给win中的每级滑动窗口得到数据长度的最大约束阈值th;获取请求模块在第k个时钟周期待发送的数据请求及其请求取回的数据长度;在待发送的数据请求发出前,依次检查win中每级滑动窗口在前k‑1个时钟周期请求的累计数据长度,确定每级滑动窗口是否符合发送条件,若符合,则待发送的数据请求从当前级的滑动窗口发出,否则,检查下一级滑动窗口,解决了数据拥塞的问题。
技术关键词
滑动窗口
速率控制方法
时钟
数据发送速率
周期
电子设备
可读存储介质
处理器
模块
接口
程序
指令
计算机
芯片
精度
关系